為了保證接收端在時鐘有效沿時采集到正確的數(shù)據(jù),通常都有建立/保持時間的要求,以避免采到數(shù)據(jù)線上跳變時不穩(wěn)定的狀態(tài),因此這種總線對于時鐘和數(shù)據(jù)線間走線長度的差異都有嚴格要求。這種并行總線在使用中比較大的挑戰(zhàn)是當總線時鐘速率超過幾百MHz后就很難再提高了,因為其很多根并行線很難滿圖1.15并行總線的時鐘傳輸足此時苛刻的走線等長的要求,特別是當總線上同時掛有多個設備時。為了解決并行總線工作時鐘頻率很難提高的問題,一些系統(tǒng)和芯片的設計廠商提出了嵌入式時鐘的概念。其思路首先是把原來很多根的并行線用一對或多對高速差分線來代替,節(jié)省了布線空間;然后把系統(tǒng)的時鐘信息通過數(shù)據(jù)編碼的方式嵌在數(shù)據(jù)流里,省去了專門的時鐘走線。信號到了接收端,接收端采用相應的CDR(clock-datarecovery)電路把數(shù)據(jù)流中內(nèi)嵌的時鐘信息提取出來再對數(shù)據(jù)采樣。圖1.16是一個采用嵌入式時鐘的總線例子。數(shù)字信號電平范圍象征的邏輯狀態(tài);福建通信數(shù)字信號測試
數(shù)字信號的預加重(Pre-emphasis)
如前所述,很多常用的電路板材料或者電纜在高頻時都會呈現(xiàn)出高損耗的特性。目前的高速串行總線速度不斷提升,使得流行的電路板材料達到極限從而對信號有較大的損耗,這可能導致接收端的信號極其惡劣以至于無法正確還原和解碼信號,從而出現(xiàn)傳輸誤碼。如果我們觀察高速的數(shù)字信號經(jīng)過長的傳輸通道傳輸后到達接收端的眼圖,它可能是閉合的或者接近閉合的。因此工程師可以有兩種選擇:一種是在設計中使用較為昂貴的電路板材料;另一種是仍然沿用現(xiàn)有材料,但采用某種技術來補償傳輸通道的損耗影響。考慮到在高速率的情況下低損耗的電路板材料和電纜的成本過高,我們通常會優(yōu)先嘗試相應的信號補償技術,預加重(Pre-emphasis)和均衡就是高速數(shù)字電路中常用的兩種信號補償技術。
福建通信數(shù)字信號測試什么是模擬信號和數(shù)字信號是什么。
抖動的頻率范圍。抖動實際上是時間上的噪聲,其時間偏差的變化頻率可能比較 快也可能比較慢。通常把變化頻率超過10Hz以上的抖動成分稱為jitter,而變化頻率低于 10Hz的抖動成分稱為wander(漂移)。wander主要反映的是時鐘源隨著時間、溫度等的緩 慢變化,影響的是時鐘或定時信號的***精度。在通信或者信號傳輸中,由于收發(fā)雙方都會 采用一定的時鐘架構來進行時鐘的分配和同步,緩慢的時鐘漂移很容易被跟蹤上或補償?shù)簦?因此wander對于數(shù)字電路傳輸?shù)恼`碼率影響不大,高速數(shù)字電路測量中關心的主要是高 頻的jitter。
要想得到零邊沿時間的理想方波,理論上是需要無窮大頻率的頻率分量。如果比較高只考慮到某個頻率點處的頻率分量,則來出的時域波形邊沿時間會蛻化,會使得邊沿時間增大。例如,一個頻率為500MHz的理想方波,其5次諧波分量是2500M,如果把5次諧波以內(nèi)所有分量成時域信號,貝U其邊沿時間大概是0.35/2500M=0.14ns,即140ps。
我們可以把數(shù)字信號假設為一個時間軸上無窮的梯形波的周期信號,它的傅里葉變換
對應于每個頻率點的正弦波的幅度,我們可以勾勒出虛線所示的頻譜包絡線, 可以看到它有兩個轉折頻率分別對應1/材和1/”(刁是半周期,。是邊沿時間)
從1/叫轉折頻率開始,頻譜的諧波分量是按I/?下降的,也就是-40dB/dec (-40分貝每 十倍頻,即每增大十倍頻率,諧波分量減小100倍)。可以看到相對于理想方波,從這個頻 率開始,信號的諧波分量大大減小。 數(shù)字信號處理系統(tǒng)設計流程;
很多經(jīng)典的處理器采用了并行的總線架構。比如大家熟知的51單片機就采用了8根并行數(shù)據(jù)線和16根地址線;CPU的鼻祖——Intel公司的8086微處理器——**初推出時具有16根并行數(shù)據(jù)線和16根地址線;
現(xiàn)在很多嵌入式系統(tǒng)中多使用的ARM處理器則大部分使用32根數(shù)據(jù)線以及若干根地址線。并行總線的比較大好處是總線的邏輯時序比較簡單,電路實現(xiàn)起來比較容易;但是缺點也是非常明顯的,比如并行總線的信號線數(shù)量非常多,會占用大量的引腳和布線空間,因此芯片和PCB的尺寸很難實現(xiàn)小型化,特別是如果要用電纜進行遠距離傳輸時,由于信號線的數(shù)量非常多,使得電纜變得非常昂貴和笨重。 抖動是數(shù)字信號,特別是高速數(shù)字信號重要的一個概念,越是高速的信號,其比特周期越短對于抖動要求就嚴格;數(shù)字信號數(shù)字信號測試維修價格
數(shù)字信號取值是散的,通過數(shù)學方法對原有信號處理,編碼成二進制信號后,再載波的方式發(fā)送編碼后的數(shù)字流。福建通信數(shù)字信號測試
采用AC耦合方式的另一個好處是收發(fā)端在做互連時不用太考慮直流偏置點的互相影響, 互連變得非常簡單,對于熱插拔的支持能力也更好。
(3)有利于信號校驗。很多高速信號在進行傳輸時為了保證傳輸?shù)目煽啃?,要對接?到的信號進行檢查以確認收到的信號是否正確。在8b/10bit編碼表中,原始的8bit數(shù)據(jù)總 共有256個組合,即使考慮到每個Byte有正負兩個10bit編碼,也只需要用到512個10bit 的組合。而10bit的數(shù)據(jù)總共可以有1024個組合,因此有大約一半的10bit組合是無效的 數(shù)據(jù),接收端一旦收到這樣的無效組合就可以判決數(shù)據(jù)無效。另外,前面介紹過數(shù)據(jù)在傳輸 過程中要保證直流平衡, 一旦接收端收到的數(shù)據(jù)中發(fā)現(xiàn)違反直流平衡的規(guī)則,也可以判決數(shù) 據(jù)無效。因此采用8b/10b編碼以后數(shù)據(jù)本身就可以提供一定的信號校驗功能。需要注意的是,這種校驗不是足夠可靠,因為理論上還是可能會有幾個bit在傳輸中發(fā)生了錯誤,但 是結果仍然符合8b/10b編碼規(guī)則和直流平衡原則。因此,很多使用8b/10b編碼的總線還 會在上層協(xié)議上再做相應的CRC校驗(循環(huán)冗余校驗)。 福建通信數(shù)字信號測試