半導(dǎo)體芯片測(cè)試機(jī)

本發(fā)明的目的在于提供一種芯片測(cè)試機(jī)及芯片測(cè)試方法，本發(fā)明的芯片測(cè)試機(jī)的結(jié)構(gòu)緊湊、體積較小，占地面積只一平米左右，可以滿足小批量的芯片測(cè)試要求。其技術(shù)方案如下：本發(fā)明在一實(shí)施例中公開了一種芯片測(cè)試機(jī)。該芯片測(cè)試機(jī)包括機(jī)架，以及設(shè)置于機(jī)架上的移載裝置、測(cè)試裝置、自動(dòng)上料裝置、自動(dòng)下料裝置及不良品放置臺(tái)，所述自動(dòng)上料裝置包括頭一料倉及自動(dòng)上料機(jī)構(gòu)，所述自動(dòng)上料機(jī)構(gòu)在所述頭一料倉內(nèi)上下移動(dòng)；所述自動(dòng)下料機(jī)構(gòu)包括第二料倉及自動(dòng)下料機(jī)構(gòu)，所述自動(dòng)下料機(jī)構(gòu)在所述第二料倉內(nèi)上下移動(dòng)，所述移載裝置位于所述自動(dòng)上料裝置、自動(dòng)下料裝置、測(cè)試裝置及不良品放置臺(tái)的上方，所述移載裝置將自動(dòng)上料裝置的待測(cè)試芯片移動(dòng)至測(cè)試裝置，并將測(cè)試完成的芯片移動(dòng)至自動(dòng)下料裝置或不良品放置臺(tái)，所述移載裝置還將自動(dòng)上料裝置的空tray盤移動(dòng)至自動(dòng)下料裝置。一顆芯片做到終端產(chǎn)品上，一般需要經(jīng)過芯片設(shè)計(jì)、晶圓制造、晶圓測(cè)試、封裝、成品測(cè)試、板級(jí)封裝等環(huán)節(jié)。半導(dǎo)體芯片測(cè)試機(jī)

芯片測(cè)試設(shè)備漏電流測(cè)試是指測(cè)試模擬或數(shù)字芯片高阻輸入管腳電流，或者是把輸出管腳設(shè)置為高阻狀態(tài)，再測(cè)量輸出管腳上的電流。盡管芯片不同，漏電大小會(huì)不同，但在通常情況下，漏電流應(yīng)該小于 1uA。測(cè)試芯片每個(gè)電源管腳消耗的電流是發(fā)現(xiàn)芯片是否存在災(zāi)難性缺陷的比較快的方法之一。每個(gè)電源管腳被設(shè)置為預(yù)定的電壓，接下來用自動(dòng)測(cè)試設(shè)備的參數(shù)測(cè)量單元測(cè)量這些電源管腳上的電流。這些測(cè)試一般在測(cè)試程序的開始進(jìn)行，以快速有效地選出那些完全失效的芯片。電源測(cè)試也用于保證芯片的功耗能滿足終端應(yīng)用的要求。半導(dǎo)體芯片測(cè)試機(jī)封裝好的芯片,根據(jù)實(shí)際應(yīng)用的需求,有很多種形式,這個(gè)部分由芯片產(chǎn)業(yè)價(jià)值鏈中的封裝工廠進(jìn)行完成。

芯片的工作原理是：將電路制造在半導(dǎo)體芯片表面上從而進(jìn)行運(yùn)算與處理的。集成電路對(duì)于離散晶體管有兩個(gè)主要優(yōu)勢(shì)：成本和性能。成本低是由于芯片把所有的組件通過照相平版技術(shù)，作為一個(gè)單位印刷，而不是在一個(gè)時(shí)間只制作一個(gè)晶體管。性能高是由于組件快速開關(guān)，消耗更低能量，因?yàn)榻M件很小且彼此靠近。2006年，芯片面積從幾平方毫米到350 mm2，每mm2可以達(dá)到一百萬個(gè)晶體管。數(shù)字集成電路可以包含任何東西，在幾平方毫米上有從幾千到百萬的邏輯門、觸發(fā)器、多任務(wù)器和其他電路。

本發(fā)明在另一實(shí)施例中公開一種芯片測(cè)試機(jī)的測(cè)試方法。該測(cè)試方法包括以下步驟：將多個(gè)待測(cè)試芯片放置于多個(gè)tray盤中，每一個(gè)tray盤中放置多個(gè)待測(cè)試芯片，將多個(gè)tray盤放置于自動(dòng)上料裝置，并在自動(dòng)下料裝置及不良品放置臺(tái)上分別放置一個(gè)空tray盤；移載裝置從自動(dòng)上料裝置的tray盤中取出待測(cè)試芯片移載至測(cè)試裝置進(jìn)行測(cè)試；芯片測(cè)試完成后，移載裝置將測(cè)試合格的芯片移載至自動(dòng)下料裝置的空tray盤中，將不良品移載至不良品放置臺(tái)的空tray盤中；當(dāng)自動(dòng)上料裝置的一個(gè)tray盤中的待測(cè)試芯片全部完成測(cè)試，且自動(dòng)下料裝置的空tray盤中放滿測(cè)試合格的芯片后，移載裝置將自動(dòng)上料裝置的空tray盤移載至自動(dòng)下料裝置。DUT-Device Under Test,等待測(cè)試的器件，我們統(tǒng)稱已經(jīng)放在測(cè)試系統(tǒng)中，等待測(cè)試的器件為DUT。

芯片測(cè)試座是一種電子元器件，它是用來測(cè)試集成電路芯片的設(shè)備，它可以用來測(cè)試和檢查電路芯片的性能，以確保其達(dá)到規(guī)定的標(biāo)準(zhǔn)。芯片測(cè)試座的基本結(jié)構(gòu)包括主體機(jī)架、測(cè)試頭、測(cè)試模塊、放大器和控制器等部件組成。 芯片測(cè)試座一般用于測(cè)試電路芯片的性能，包括電源參數(shù)、噪聲性能、抗干擾性能、靜態(tài)特性和動(dòng)態(tài)特性等。通常，芯片測(cè)試座由多個(gè)測(cè)試頭組成，每個(gè)測(cè)試頭可以提供不同的測(cè)試功能。芯片測(cè)試座的工作原理是，通過測(cè)試頭將測(cè)試信號(hào)輸入到芯片，然后將芯片的輸出結(jié)果和規(guī)定的標(biāo)準(zhǔn)進(jìn)行對(duì)比。通過對(duì)芯片測(cè)試機(jī)的工作原理的了解，我們可以知道芯片測(cè)試機(jī)的概念、測(cè)試流程、機(jī)構(gòu)成以及測(cè)試模式等。四川常規(guī)倒裝芯片測(cè)試機(jī)

FT測(cè)試是芯片出廠前篩選質(zhì)量可靠芯片的重要步驟，是針對(duì)批量封裝芯片按照測(cè)試規(guī)范進(jìn)行全方面的電性能檢測(cè)。半導(dǎo)體芯片測(cè)試機(jī)

晶圓測(cè)試是效率Z高的測(cè)試，因?yàn)橐粋€(gè)晶圓上常常有幾百個(gè)到幾千個(gè)甚至上萬個(gè)芯片，而這所有芯片可以在測(cè)試平臺(tái)上一次性測(cè)試。chiptest是在晶圓經(jīng)過切割、減薄工序，成為一片片單獨(dú)的chip之后的測(cè)試。其設(shè)備通常是測(cè)試廠商自行開發(fā)制造或定制的，一般是將晶圓放在測(cè)試平臺(tái)上，用探針探到芯片中事先確定的測(cè)試點(diǎn)，探針上可以通過直流電流和交流信號(hào)，可以對(duì)其進(jìn)行各種電氣參數(shù)測(cè)試。chiptest和wafertest設(shè)備Z主要的區(qū)別是因?yàn)楸粶y(cè)目標(biāo)形狀大小不同因而夾具不同。半導(dǎo)體芯片測(cè)試機(jī)