湖北多功能芯片測(cè)試機(jī)市價(jià)

做一款芯片較基本的環(huán)節(jié)是設(shè)計(jì)->流片->封裝->測(cè)試，芯片成本構(gòu)成一般為人力成本20%，流片40%，封裝35%，測(cè)試5% 測(cè)試其實(shí)是芯片各個(gè)環(huán)節(jié)中較“便宜”的一步，在這個(gè)每家公司都喊著“Cost Down”的激烈市場(chǎng)中，人力成本逐年攀升，晶圓廠(chǎng)和封裝廠(chǎng)都在乙方市場(chǎng)中“叱咤風(fēng)云”，唯獨(dú)只有測(cè)試顯得不那么難啃，Cost Down的算盤(pán)落到了測(cè)試的頭上。但仔細(xì)算算，測(cè)試省50%，總成本也只省2.5%，流片或封裝省15%，測(cè)試就相當(dāng)于不收費(fèi)了。但測(cè)試是產(chǎn)品質(zhì)量然后一關(guān)，若沒(méi)有良好的測(cè)試，產(chǎn)品PPM過(guò)高，退回或者賠償都遠(yuǎn)遠(yuǎn)不是5%的成本能表示的。不同的性能指標(biāo)需要對(duì)應(yīng)的測(cè)試方案才能完成芯片質(zhì)量的篩選。湖北多功能芯片測(cè)試機(jī)市價(jià)

本發(fā)明在另一實(shí)施例中公開(kāi)一種芯片測(cè)試機(jī)的測(cè)試方法。該測(cè)試方法包括以下步驟：將多個(gè)待測(cè)試芯片放置于多個(gè)tray盤(pán)中，每一個(gè)tray盤(pán)中放置多個(gè)待測(cè)試芯片，將多個(gè)tray盤(pán)放置于自動(dòng)上料裝置，并在自動(dòng)下料裝置及不良品放置臺(tái)上分別放置一個(gè)空tray盤(pán)；移載裝置從自動(dòng)上料裝置的tray盤(pán)中取出待測(cè)試芯片移載至測(cè)試裝置進(jìn)行測(cè)試；芯片測(cè)試完成后，移載裝置將測(cè)試合格的芯片移載至自動(dòng)下料裝置的空tray盤(pán)中，將不良品移載至不良品放置臺(tái)的空tray盤(pán)中；當(dāng)自動(dòng)上料裝置的一個(gè)tray盤(pán)中的待測(cè)試芯片全部完成測(cè)試，且自動(dòng)下料裝置的空tray盤(pán)中放滿(mǎn)測(cè)試合格的芯片后，移載裝置將自動(dòng)上料裝置的空tray盤(pán)移載至自動(dòng)下料裝置。湖北多功能芯片測(cè)試機(jī)市價(jià)Function TEST: 測(cè)試芯片的邏輯功能。

s4：當(dāng)自動(dòng)上料裝置40的一個(gè)tray盤(pán)中的待測(cè)試芯片全部完成測(cè)試，且自動(dòng)下料裝置50的空tray盤(pán)中放滿(mǎn)測(cè)試合格的芯片后，移載裝置20將自動(dòng)上料裝置40的空tray盤(pán)移載至自動(dòng)下料裝置50。當(dāng)自動(dòng)上料裝置40的位于較上方的tray盤(pán)中的50個(gè)芯片全部完成測(cè)試后，且該50個(gè)芯片全部都是合格品，則此時(shí)自動(dòng)下料裝置50的tray盤(pán)中放滿(mǎn)50個(gè)測(cè)試合格的芯片。則通過(guò)移載裝置20將自動(dòng)上料裝置40的孔的tray盤(pán)移載至自動(dòng)下料裝置50上，且將該tray盤(pán)放置于自動(dòng)下料裝置50的放置有50個(gè)芯片的tray盤(pán)的上方。

當(dāng)芯片進(jìn)行高溫測(cè)試時(shí)，為了提供加熱的效率，本實(shí)施例的加熱裝置還包括預(yù)加熱緩存機(jī)構(gòu)90，預(yù)加熱緩存機(jī)構(gòu)90位于自動(dòng)上料裝置40與測(cè)試裝置30之間。預(yù)加熱緩存機(jī)構(gòu)90包括預(yù)加熱墊板91、隔離板92、加熱器93、導(dǎo)熱板94及預(yù)加熱工作臺(tái)95。預(yù)加熱墊板91固定于支撐板12上，隔離板92固定于預(yù)加熱墊板91的上表面，加熱器93固定于隔離板92上，且加熱器93位于隔離板92與導(dǎo)熱板94之間，預(yù)加熱工作臺(tái)95固定于導(dǎo)熱板94的上表面，預(yù)加熱工作臺(tái)95上設(shè)有多個(gè)預(yù)加熱工位96。如果設(shè)計(jì)有錯(cuò)誤則無(wú)法測(cè)試，需要重新拆裝電路甚至燒壞芯片或設(shè)備。

本發(fā)明的目的在于提供一種芯片測(cè)試機(jī)及芯片測(cè)試方法，本發(fā)明的芯片測(cè)試機(jī)的結(jié)構(gòu)緊湊、體積較小，占地面積只一平米左右，可以滿(mǎn)足小批量的芯片測(cè)試要求。其技術(shù)方案如下：本發(fā)明在一實(shí)施例中公開(kāi)了一種芯片測(cè)試機(jī)。該芯片測(cè)試機(jī)包括機(jī)架，以及設(shè)置于機(jī)架上的移載裝置、測(cè)試裝置、自動(dòng)上料裝置、自動(dòng)下料裝置及不良品放置臺(tái)，所述自動(dòng)上料裝置包括頭一料倉(cāng)及自動(dòng)上料機(jī)構(gòu)，所述自動(dòng)上料機(jī)構(gòu)在所述頭一料倉(cāng)內(nèi)上下移動(dòng)；所述自動(dòng)下料機(jī)構(gòu)包括第二料倉(cāng)及自動(dòng)下料機(jī)構(gòu)，所述自動(dòng)下料機(jī)構(gòu)在所述第二料倉(cāng)內(nèi)上下移動(dòng)，所述移載裝置位于所述自動(dòng)上料裝置、自動(dòng)下料裝置、測(cè)試裝置及不良品放置臺(tái)的上方，所述移載裝置將自動(dòng)上料裝置的待測(cè)試芯片移動(dòng)至測(cè)試裝置，并將測(cè)試完成的芯片移動(dòng)至自動(dòng)下料裝置或不良品放置臺(tái)，所述移載裝置還將自動(dòng)上料裝置的空tray盤(pán)移動(dòng)至自動(dòng)下料裝置。芯片測(cè)試原理是指在芯片開(kāi)發(fā)和生產(chǎn)過(guò)程中芯片測(cè)試的基本原理。江蘇晶圓芯片測(cè)試機(jī)市價(jià)

芯片測(cè)試是通過(guò)特制的測(cè)試儀器,將預(yù)定信號(hào)注入被測(cè)試的芯片引腳上,然后檢測(cè)芯片輸出端口的響應(yīng)情況。湖北多功能芯片測(cè)試機(jī)市價(jià)

CP測(cè)試內(nèi)容和測(cè)試方法：1、SCAN，SCAN用于檢測(cè)芯片邏輯功能是否正確。DFT設(shè)計(jì)時(shí)，先使用DesignCompiler插入ScanChain，再利用ATPG（Automatic Test Pattern Generation）自動(dòng)生成SCAN測(cè)試向量。SCAN測(cè)試時(shí)，先進(jìn)入Scan Shift模式，ATE將pattern加載到寄存器上，再通過(guò)Scan Capture模式，將結(jié)果捕捉。再進(jìn)入下次Shift模式時(shí)，將結(jié)果輸出到ATE進(jìn)行比較。2、Boundary SCAN，Boundary SCAN用于檢測(cè)芯片管腳功能是否正確。與SCAN類(lèi)似，Boundary SCAN通過(guò)在IO管腳間插入邊界寄存器（Boundary Register），使用JTAG接口來(lái)控制，監(jiān)測(cè)管腳的輸入輸入出狀態(tài)。湖北多功能芯片測(cè)試機(jī)市價(jià)